A chiptervezés következő hullámát sokan a komponensek egymásra rétegezésében látják, legyen szó több memóriáról vagy gyorsítótárról egyetlen logikai lapka felett. De mi van akkor, ha a fejlesztés nem csupán a komponensek halmozásáról szól, hanem arról, hogy a logikát magát is több rétegben, egyetlen szilíciumdarabon belül rendezzük el?
Ez az új, monolitikus 3D tervezési irány lehetővé teszi, hogy a tervezők már az elején úgy osszák szét a logikai egységeket, hogy azok több rétegen keresztül kapcsolódnak egymáshoz, nem pedig előre elkészített egységek egymásra helyezésével dolgoznak.
Egy ilyen megközelítésnél különleges jelentőséget kapnak az FPGA-k, mivel szabályos szerkezetük és előre modellezhető viselkedésük miatt kiválóan alkalmasak a többrétegű felépítés vizsgálatára. A videó egy ‘Lasagna’ nevű eszközt is bemutat, amely lehetővé teszi a rétegezett FPGA-architektúrák tervezését, modellezését és valódi tesztelését.
Izgalmas kérdések merülnek fel arról, hogyan optimalizálható a függőleges kapcsolatok száma és helye a rétegek között, milyen előnyöket hoz a helyi kommunikáció javulása, és hogyan változik a vezetékhossz vagy a teljesítmény ezekkel az új architektúrákkal. Mindez új utakat nyithat a hatékonyabb, sűrűbb és gyorsabb processzorok felé, miközben a tervezési tér is kiszélesedik.
